Sub Bab 15.5 Discrete Transistor Voltage Regulation

[menuju akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan bahan

4. Dasar Teori

5. Prinsip Kerja

6. Ringkasan

7. Problem

8. Soal Latihan

9. Percobaan

10. Download File

 

1. Pendahuluan (kembali)

Dalam dunia elektronika, kestabilan tegangan merupakan salah satu aspek yang sangat penting untuk menjamin performa dan keandalan suatu sistem. Salah satu metode pengaturan tegangan yang banyak digunakan adalah discrete transistor voltage regulation, yaitu teknik regulasi tegangan menggunakan komponen diskrit seperti transistor, dioda zener, dan resistor, tanpa mengandalkan IC regulator.

Regulator ini bekerja dengan prinsip dasar penguatan dan umpan balik untuk menjaga tegangan output tetap konstan meskipun terjadi perubahan pada tegangan input atau beban. Discrete transistor voltage regulator umumnya dibagi menjadi dua jenis utama: regulator seri dan regulator shunt. Masing-masing memiliki karakteristik tersendiri dalam cara mengatur aliran arus dan menstabilkan tegangan.

Meskipun saat ini banyak tersedia regulator tegangan berbasis IC yang lebih praktis, pemahaman terhadap sistem regulasi tegangan menggunakan transistor tetap penting, terutama dalam konteks pembelajaran dasar elektronika dan ketika dibutuhkan solusi yang fleksibel serta ekonomis. Teknologi ini juga menjadi landasan bagi desain regulator catu daya yang lebih kompleks.      

2. Tujuan (kembali)

Tujuan dari pembahasan ini adalah untuk:

1. Memahami prinsip kerja regulator tegangan transistor diskrit (Discrete Transistor Voltage Regulation) dengan menggunakan komponen dasar seperti transistor, op-amp, dan dioda zener.

2. Menganalisis rangkaian regulator seri dengan op-amp seperti pada Gambar 15.17, yang digunakan untuk menghasilkan tegangan output yang stabil berdasarkan referensi dari dioda zener dan rasio pembagi tegangan resistor.

3. Mempelajari metode pembatasan arus (Current Limiting) pada regulator tegangan seperti ditunjukkan pada Gambar 15.18, yang digunakan untuk melindungi beban dan transistor dari arus berlebih akibat hubung singkat atau kondisi overcurrent.

4. Menjelaskan prinsip kerja Foldback Limiting, sebagaimana pada Gambar 15.19, yaitu teknik pembatasan arus lanjutan yang tidak hanya mengurangi arus saat terjadi beban lebih, tetapi juga menurunkan tegangan output untuk melindungi regulator secara lebih efektif.

5. Menghitung tegangan output (Vo) dan menganalisis pengaruh perubahan beban terhadap kinerja regulator pada masing-masing konfigurasi rangkaian.

3. Alat dan Bahan (kembali)

A. ALAT

1. Proteus Design Suite – Software untuk merancang dan menjalankan simulasi rangkaian

   
   
   

2. Multimeter – Digunakan untuk mengukur tegangan dan arus pada titik-titik tertentu
   
   

   

3. Oscilloscope – Digunakan untuk memantau kestabilan tegangan output terhadap waktu
   
   

   

B. BAHAN

Transistor NPN

• 2N2222 (Q1 dan Q2)
  
  
  

Op-Amp

• LM741 (penguat operasional)
  
  
  
  
  

Dioda Zener

• 6.2 V
  
  
  
  
  

Resistor

• R1: 10 kΩ
• R2: 30 kΩ
• R3: 1 kΩ
• R4: 10 kΩ (Gambar 15.19)
• R5: 10 kΩ (Gambar 15.19)
• RSC: 1–2 Ω (untuk pembatas arus pada Gambar 15.18 & 15.19)
• RL: Beban (misal 100–1kΩ)
  
  
  
  
  

Sumber Tegangan DC

• Vi: 36 V
  
  
  
  
  

4. Dasar Teori (kembali)

Dasar Teori: Discrete Transistor Voltage Regulation

Regulator tegangan merupakan bagian penting dalam sistem elektronika yang berfungsi untuk mempertahankan tegangan output tetap konstan, meskipun terjadi variasi pada tegangan input atau perubahan beban. Salah satu pendekatan sederhana namun efektif adalah menggunakan komponen diskrit seperti transistor, resistor, dioda zener, dan op-amp — yang dikenal sebagai Discrete Transistor Voltage Regulator.

1. Prinsip Dasar Regulator Tegangan Diskrit

Pada dasarnya, regulator ini memanfaatkan dioda zener sebagai referensi tegangan tetap, yang dikendalikan oleh penguat operasional (op-amp) untuk mengatur transistor sehingga tegangan output (Vo) stabil. Transistor bertindak sebagai elemen kontrol arus, sedangkan op-amp menjaga kesetimbangan tegangan pada input-inverting dan non-inverting-nya.

Tegangan output Vo dari regulator seri ini ditentukan oleh:

$$V_o = \left(1 + \frac{R_3}{R_2} \right) \times V_{zener}$$

Kestabilan tegangan dijaga dengan prinsip umpan balik negatif, di mana perubahan pada Vo langsung memengaruhi output op-amp yang kemudian mengatur transistor agar mengimbangi perubahan tersebut.

2. Pembatas Arus (Current Limiting)

Pada Gambar 15.18, digunakan metode current limiting dengan menambahkan resistor sense (RSC) dan transistor kedua (Q2). Saat arus melewati RSC melebihi batas tertentu, tegangan pada basis-emitor Q2 cukup besar untuk mengaktifkan Q2. Akibatnya, arus basis Q1 dibatasi, sehingga arus beban (IL) pun dikurangi. Ini melindungi beban maupun transistor dari kerusakan akibat arus lebih (overcurrent).

3. Foldback Limiting

Gambar 15.19 memperkenalkan konsep foldback limiting, yaitu metode lanjutan dari pembatas arus. Selain membatasi arus saat terjadi hubung singkat, sistem ini juga menurunkan tegangan output secara signifikan, sehingga daya yang dibuang pada transistor pengatur lebih kecil. Hal ini dicapai dengan menambahkan pembagi tegangan tambahan (R4 dan R5) yang ikut memengaruhi basis transistor Q2.

Keunggulan dan Kelemahan

Keunggulan:

• Biaya murah dan mudah dimodifikasi

• Memungkinkan pemahaman mendalam terhadap prinsip regulasi tegangan

Kelemahan:

• Tidak seefisien IC regulator modern

• Lebih sensitif terhadap perubahan suhu dan karakteristik komponen

5. Prinsip Kerja [kembali]

1. Rangkaian Dasar Regulator Tegangan (Gambar 15.17)

Rangkaian ini menggunakan sebuah transistor NPN sebagai pengendali arus dan op-amp sebagai pengontrol tegangan output berdasarkan referensi dari dioda zener. Tegangan zener (Vz) yang stabil diumpankan ke input non-inverting op-amp, sementara input inverting terhubung ke pembagi tegangan dari output.

Ketika tegangan output (Vo) naik, tegangan pada input inverting op-amp juga naik, menyebabkan output op-amp turun. Hal ini membuat arus basis transistor Q1 berkurang, sehingga menurunkan arus kolektor dan menurunkan Vo kembali ke level yang diinginkan. Sebaliknya, jika Vo turun, op-amp akan meningkatkan tegangan output-nya dan menaikkan konduksi Q1. Proses ini menciptakan umpan balik negatif untuk menjaga Vo tetap stabil sesuai perhitungan:

$$V_o=(1+\frac{R_3}{R_2})\times V_z$$

2. Regulator dengan Pembatas Arus (Gambar 15.18)

Rangkaian ini menambahkan resistor pengukur arus (RSC) dan transistor Q2 untuk membatasi arus beban berlebih. Saat arus beban (IL) meningkat, tegangan pada RSC juga naik. Ketika tegangan tersebut cukup besar (biasanya >0.6V), Q2 aktif dan mulai menarik arus dari basis Q1, mengurangi konduksi Q1, sehingga arus output dibatasi. Hal ini penting untuk melindungi transistor Q1 dan beban dari kerusakan akibat arus lebih (overcurrent).

3. Foldback Current Limiting (Gambar 15.19)

Konsep ini mengembangkan pembatasan arus dengan menurunkan tegangan output secara drastis saat terjadi arus lebih. Selain RSC dan Q2, ditambahkan R4 dan R5 untuk membentuk pembagi tegangan tambahan pada basis Q2. Saat arus besar terdeteksi, tegangan pada basis Q2 cukup untuk mengaktifkannya, namun dengan konfigurasi foldback, output tidak hanya dibatasi, tetapi juga diturunkan secara signifikan.

Hal ini membuat daya disipasi pada transistor Q1 lebih kecil, karena baik arus maupun tegangan output menurun. Ini meningkatkan keamanan termal rangkaian dan efisiensi saat terjadi hubung singkat atau beban berat.

6. Ringkasan [kembali]

Ringkasan: Discrete Transistor Voltage Regulation

Pengertian Umum

Voltage regulator adalah rangkaian untuk menghasilkan tegangan output yang stabil meskipun terjadi perubahan pada tegangan input atau beban.

Jenis regulator transistor:

1. Series Regulator → Transistor dipasang seri dengan beban

2. Shunt Regulator → Transistor dipasang paralel dengan beban (tidak dijelaskan di gambar)

1. Series Voltage Regulator (Dasar) – Gambar Fig. 15.12 & 15.13

Blok Diagram (Gambar 15.12)

• Series Control Element (Q₁) mengatur seberapa banyak tegangan input dialirkan ke output.

• Sampling Circuit mengukur tegangan output → dibandingkan dengan tegangan referensi (Zener).

• Comparator Circuit menghasilkan sinyal kendali untuk Q₁.

Rangkaian Dasar (Gambar 15.13)

• Q₁ = Transistor utama (pengendali tegangan)

• D₂ = Dioda Zener → memberikan tegangan referensi tetap (Vᵣ)

• Vₒ akan naik/turun secara otomatis mengikuti perubahan input dengan menjaga keseimbangan melalui base-emitter transistor

Cara kerja:

1. Jika Vₒ turun → V_BE ↑ → Q₁ konduksi ↑ → Vₒ kembali naik

2. Jika Vₒ naik → V_BE ↓ → Q₁ konduksi ↓ → Vₒ kembali turun

2. Op-Amp Series Regulator – Gambar Fig. 15.16

Komponen Tambahan:

• Op-Amp → sebagai komparator presisi tinggi

• R₁ & R₂ → sebagai feedback voltage divider

• V_Z = tegangan referensi dari Zener

Fungsi Kerja:

• Op-Amp membandingkan V_Z dengan tegangan hasil pembagi R₁ & R₂.

• Hasilnya mengatur basis Q₁, yang mengatur seberapa banyak tegangan output yang dilewatkan.

Persamaan Output:

$$V_o=(1+\frac{R_1}{R_2})V_{\mathrm{Z<span\; style="font-family:\; times;\; font-size:\; large;"></span>}}$$

Tegangan output bergantung pada tegangan Zener dan perbandingan resistor.

Kesimpulan Utama

• Regulator transistor menjaga tegangan output tetap stabil meskipun input berfluktuasi.

• Bisa dibuat sederhana (dengan transistor dan Zener) atau lebih presisi (menggunakan op-amp).

• Prinsip kerja utamanya adalah kontrol otomatis konduksi transistor berdasarkan feedback.

7. Problem [kembali]

Soal:
Sebuah sistem komunikasi ingin menyinkronkan sinyal lokal dengan sinyal pembawa (carrier) dari pemancar. Namun, frekuensi sinyal lokal cenderung meleset beberapa Hertz dari sinyal pembawa, menyebabkan gangguan decoding data.
Pertanyaan:
Bagaimana penerapan Phase-Locked Loop (PLL) dapat menyelesaikan masalah ini? Jelaskan peran masing-masing blok dalam mengunci frekuensi dan fase sinyal output.

Jawaban:

PLL bekerja dengan cara membandingkan fase sinyal input dengan sinyal dari VCO (Voltage-Controlled Oscillator) menggunakan Phase Detector. Jika terdapat selisih frekuensi atau fase, phase detector menghasilkan tegangan kesalahan (V_d).

• Tegangan ini disaring oleh low-pass filter, sehingga hanya perubahan lambat (DC component) yang diteruskan.

• Tegangan hasil filter mengontrol frekuensi VCO, agar mendekati sinyal input.

• Ketika frekuensi dan fase VCO sama dengan input, maka sistem dikatakan "locked" — artinya PLL telah berhasil menyinkronkan sinyal lokal dengan sinyal pembawa.

Dengan ini, sinyal lokal mengikuti sinyal referensi, sehingga sinkronisasi digital tetap terjaga.

Problem 2: Demodulasi FSK

Soal: Sistem FSK mengirim logika ‘0’ pada 2 kHz dan ‘1’ pada 4 kHz. Pertanyaan: Bagaimana PLL digunakan untuk mendeteksi kedua frekuensi tersebut? Jelaskan bagaimana tegangan keluaran (V_d) berubah dan menghasilkan sinyal digital.

Jawaban:

Dalam FSK, frekuensi input berubah sesuai bit data. PLL menyesuaikan frekuensi VCO berdasarkan frekuensi input. Setiap perubahan frekuensi menyebabkan perubahan pada tegangan error (V_d) yang dihasilkan oleh phase detector.

• Ketika input = 2 kHz, PLL menghasilkan tegangan output tertentu (misalnya rendah).

• Ketika input = 4 kHz, PLL menghasilkan tegangan output lebih tinggi.

• Perbedaan V_d ini kemudian bisa dihubungkan ke komparator atau ADC untuk mendeteksi logika ‘0’ atau ‘1’.

Dengan demikian, PLL berperan sebagai demodulator FSK, mengubah variasi frekuensi menjadi sinyal tegangan DC yang dapat dibaca sebagai data digital.

Problem 3: Efek Filter pada Stabilitas PLL

Soal: Dalam simulasi PLL, low-pass filter diganti dengan kapasitor kecil, menyebabkan VCO berosilasi tidak stabil.
Pertanyaan: Apa fungsi utama low-pass filter dalam PLL? Bagaimana pengaruhnya terhadap kestabilan V_d dan locking sistem?

Jawaban:

Low-pass filter berfungsi untuk menghaluskan sinyal output dari phase detector, yang mengandung komponen frekuensi tinggi akibat perbedaan fase. Tanpa filter yang baik:

• Sinyal error V_d menjadi berisik atau berosilasi, menyebabkan VCO berubah-ubah secara tidak stabil.

• Akibatnya, PLL sulit mencapai kondisi lock, atau sering kehilangan sinkronisasi.

Dengan filter yang tepat, hanya komponen DC yang lolos, sehingga PLL menghasilkan kontrol frekuensi yang halus dan stabil. Oleh karena itu, filter sangat menentukan respons dan kestabilan keseluruhan sistem PLL.

8. Soal Latihan [kembali]

Soal 1:

Komponen yang berfungsi menghasilkan sinyal osilasi yang frekuensinya dikontrol oleh tegangan dari phase detector disebut: A. Phase Comparator B. Filter C. VCO D. Amplifier
Jawaban: C

Soal 2:

Tujuan utama penggunaan low-pass filter dalam rangkaian PLL adalah: A. Memperkuat sinyal keluaran dari VCO B. Menghilangkan noise dari sinyal input C. Mengubah sinyal digital menjadi analog D. Menghaluskan tegangan keluaran phase detector
Jawaban: D

Soal 3:

Ketika PLL berhasil mengunci (lock) terhadap sinyal input, maka: A. Frekuensi VCO = Frekuensi input B. Phase detector menghasilkan noise tinggi C. Output PLL selalu nol D. Frekuensi output berubah terus menerus
Jawaban: A

9. Percobaan [kembali]

Rangkaian 15.17

Rangkaian 15.18

Rangkaian 15.19

10. Download File [kembali]

Rangkaian 15.17 [Download]

Video Rangkaian 15.17 [Download]

Rangkaian 15.18 [Download]

Video Rangkaian 15.18 [Download]

Rangkaian 15.19 [Download]

Video Rangkaian 15.19 [Download]

• Download Datasheet

resistor [download]

voltmeter [download]

amperemeter [download]

2N2222 [download]

LM741 [download]

[menuju awal]